降低行動設計功耗的創新邏輯技術

當前的行動設計在努力在高耗能(power-rich)的功能性和更長電池壽命的需求之間取得平衡。本文將探討在混合電壓供電的行動設計中，混合電壓電平如何提高ICC電源電流及邏輯閘如何降低功耗。

目前，大多數可攜設備都備有多個電源軌，但在輸入高電平(VIH)低於電源電壓(CVV)時，仍可能產生不定功耗。當輸入電壓為電源軌電平(VIL=GND或VIH=VCC)時，CMOS一般具有極低的靜態ICC和泄漏電流，故是行動應用中邏輯元件的選技術。

圖1：邏輯閘和輸入電壓條件

不過若HIV一般在CMOS閘電路的設計中，輸入電壓閾值或輸入切換點為VCC/2；不過，Fairchild的低ICCT閘電路採用專有的輸入電壓設計，可降低輸入閾值電壓，增大輸入電壓範圍，同時不影響有效邏輯低電平VIL。如前所述，當輸入電壓為0V或VCC時，CMOS閘電路的耗電量極低，而產品數據手冊通常會注明該條件下的ICC。因此，系統設計人員在VIH值小於VCC時看到ICC電流增大可能頗為驚訝。圖2顯示了一個重新設計的輸入結構的優點。圖2所示的VIN-ICC曲線圖比較了一個標準CMOS輸入元件和一個低ICCT輸入元件。靜態功率由基本DC功率公式決定：P＝ICC×VCC。在本例中，輸入VIH為2.5V，標準CMOS閘電路輸入的功耗等於3.0mW (3.6V ×0.83mA)，而低ICCT閘電路的功耗只有0.003mW (3.6V×0.99uA)；也就是說，利用低ICCT元件，靜態功耗降低了100%。

圖2：ICC-VIN輸入曲線(Vcc=3.6V, VIN=2.5V)

ICC電流的增大十分重要，因為它會大幅度增加元件的靜態功耗。Fairchild的低ICCT輸入結構可在ICCT電流出現期間限制其範圍，如圖2所示。

表1比較了不同VCC/VIN條件下的ICCT電源電流級。低ICCT閘電路具有很大的節能潛力。在混合電壓系統中，利用低ICCT閘電路，與邏輯閘電路相關的功耗可降至微不足道。

表1：不同VIH條件下的節能潛力

表2列出了低ICCT閘電路供貨情況。根據需要可以提供額外的功能。當現有應用因前面討論的輸入條件而出現功耗過大時，用戶可利用標準接腳輸出，直接簡便地進行替換。

表2：飛兆半導體的NC7SVL低ICCT閘電路

延長電池壽命的要訣是降低各級的功率。隨著可攜設備整合更多的功能，功耗問題越來越令人擔憂。目前，一些產品已經能為這些難題提供具成本效益的解決方案，例如Fairchild的MicroPak封裝技術，以及新推出的1.0x1.0mm MicroPak 2封裝技術，也能顯著降低線路板空間要求。

對於功率預算十分緊張的可攜應用產品來說，耗電量的增加是不能接受的，但今天具備低ICCT閘電路的元件，能夠幫助系統設計人員在將功率保持在預算之內，並延長電池壽命。

作者：Sean Ryan

Fairchild半導體公司

全文摘錄自：電子工程專輯http://www.eettaiwan.com/ART_8800601793_675763_TA_36398f6d.HTM